EP3C25E144I7N, FPGA - Field Programmable Gate Array

Семейство устройств Cyclone® III предлагает уникальное сочетание высокой функциональности, низкого энергопотребления и низкой стоимости. Основанное на технологическом процессе с низким энергопотреблением (LP) Тайваньской компании по производству полупроводников (TSMC), оптимизации кремния и функциях программного обеспечения для минимизации энергопотребления, семейство устройств Cyclone III представляет собой идеальное решение для ваших крупносерийных, маломощных и экономичных устройств. Приложения. Чтобы удовлетворить уникальные потребности проектирования, семейство устройств Cyclone III предлагает следующие два варианта:
- Cyclone III — самое низкое энергопотребление, высокая функциональность при минимальной стоимости.
- Cyclone III LS — FPGA с самым низким энергопотреблением и безопасностью.
Плотность варьируется от 5 000 до 200 000 логических элементов. (LE) и от 0.5 Мегабит (МБ) до 8 МБ памяти при статическом энергопотреблении менее ¼ Вт. Семейство устройств Cyclone III позволяет вам уложиться в бюджет мощности. Устройства Cyclone III LS являются первыми, в которых реализован набор функций безопасности на уровне микросхем, программного обеспечения и интеллектуальной собственности (IP) на маломощной и высокофункциональной платформе FPGA. Этот набор функций безопасности защищает IP-адрес от несанкционированного доступа, обратного проектирования и клонирования. Кроме того, устройства Cyclone III LS поддерживают разделение конструкции, что позволяет реализовать резервирование в одном чипе для уменьшения размера, веса и мощности вашего приложения.

Семейство устройств Cyclone III обладает следующими характеристиками:
FPGA с самым низким энергопотреблением.
- Наименьшее энергопотребление благодаря технологии TSMC с низким энергопотреблением и алгоритму проектирования Altera® с учетом энергопотребления.
- Работа с низким энергопотреблением обеспечивает следующие преимущества:
- Увеличенный срок службы батареи для портативных и карманных приложений.
- Снижение или полное отсутствие затрат на систему охлаждения.
- Эксплуатация в условиях температурных условий.
- Поддержка работы с горячими разъемами.

Функция безопасности проектирования Устройства Cyclone III LS предлагают следующие функции безопасности проектирования:
- Безопасность конфигурации с использованием расширенного стандарта шифрования (AES) с 256-битным энергозависимым ключом.
- Архитектура маршрутизации, оптимизированная для потока разделения проектов с помощью программного обеспечения Quartus®II.
- Поток разделения дизайна обеспечивает и то, и другое. физическая и функциональная изоляция между разделами проекта.
- Возможность отключения внешнего порта JTAG.
- Индикатор цикла обнаружения ошибок (ED) для ядра.
- Обеспечивает индикатор прохождения или неудачи в каждом цикле ED.
- Обеспечивает видимость преднамеренного или непреднамеренного изменения конфигурации оперативной памяти (CRAM). ) бит
- Возможность выполнения обнуления для очистки содержимого логики FPGA, CRAM, встроенной памяти и AESkey
- Внутренний генератор обеспечивает возможность мониторинга системы и проверки работоспособности. Повышенная интеграция системы
- Высокое соотношение памяти к логике и множителя к логике
- Большое количество входов/выходов, устройства низкой и средней плотности для пользовательских приложений с ограниченным количеством операций ввода/вывода.
- Регулируемая скорость нарастания входов/выходов для улучшения целостности сигнала.
- Поддерживает такие стандарты ввода/вывода, как LVTTL, LVCMOS, SSTL, HSTL, PCI, PCI-X, LVPECL, шина LVDS (BLVDS), LVDS, mini-LVDS, RSDS и PPDS.
- Поддерживает функцию многозначной встроенной терминационной нагрузки (OCT) для устранения отклонений в зависимости от процесса, напряжения и температуры (PVT).
- Четыре контура фазовой автоподстройки частоты (ФАПЧ) на каждое устройство обеспечивают надежное управление тактовым сигналом и синтез для управления тактовым сигналом устройства, управления тактовым сигналом внешней системы и интерфейсов ввода-вывода.
- Пять выходов на каждую ФАПЧ.
- Каскадирование для экономии ввода-вывода, упрощения маршрутизации печатной платы и уменьшить джиттер
- Динамическая реконфигурация для изменения фазового сдвига, умножения или деления частоты или того и другого, а также входной частоты в системе без переконфигурации устройства
- Удаленное обновление системы без помощи внешнего контроллера
- Специальная схема проверки циклического избыточного кода для обнаружения одиночных Проблемы с событиями (SEU)
- Встроенный процессор Nios® II для семейства устройств CycloneIII, предлагающий недорогие и индивидуальные встроенные решения обработки
■Широкая коллекция готовых и проверенных IP-ядер от Altera и партнеров Altera Megafunction Partners Program (AMPP)
- Поддерживается высокоскоростные интерфейсы внешней памяти, такие как DDR, DDR2, SDRSDRAM и QDRIISRAM.
- Функция автоматической калибровки PHY упрощает процесс синхронизации и устраняет различия с PVT для интерфейсов DDR, DDR2 и QDRIISRAM.

Семейство устройств CycloneIII поддерживает вертикальную миграцию, которая позволяет выполнять миграцию. ваше устройство к другим устройствам с теми же выделенными контактами, контактами конфигурации и контактами питания для заданной плотности устройств в корпусе. Это позволяет оптимизировать плотность устройств и стоимость по мере развития вашего проекта.