D-триггеры

Опубликовано 19.01.2010 Ведущий Валерий Харыбин

В цифровой и вычислительной технике самым распространенным является так называемый D-триггер. D-триггер называют информационным триггером, также триггером задержки. Слово "задержка" здесь характеризует то, что происходит с данными (информацией), поступающими на вход D. Информационный сигнал (О или 1), поступающий на этот вход, задерживается в триггере ровно на один такт, прежде чем появляется на выходе Q.
Рассмотрим логику работы D-триггера:
Вход D - это вход данных. В процессе работы на этот вход подается логический уровень, который необходимо записать в D-триггер.
Вход С - называется тактовым. На него поступает тактовый импульс, синхронизирующий запись данных. Вход С - импульсный.
Импульсный вход не чувствителен к уровню сигнала. Такой вход срабатывает в момент перехода от одного уровня к другому. Про такие входы говорят: срабатывает по переднему фронту (то есть при переходе с нуля на единицу) или: срабатывает по заднему фронту (то есть при переходе от единицы к нулю. Для переключения триггера в нужное нам состояние сначала на вход D необходимо подать соответствующий логический сигнал. Для записи единицы на вход D подаем единицу, для записи нуля - ноль. Затем на вход С необходимо подать тактовый импульс. По спаду этого импульса триггер установится в нужное нам состояние (сигнал на D-входе запишется в триггер). Такая логика работы D-триггера делает его очень удобным устройством для хранения одного бита цифровой информации (одного разряда двоичного числа).
Для получения характеристической формулы воспользуемся полной таблицей состояния и как видно из этой таблицы, этот триггер способен запоминать по синхросигналу и хранить один бит информации.
D-триггер реализуется на ТТЛ элементах с помощью самого распространённого элемента ТТЛ логики - это "2И-НЕ". Принципиальная схема D-триггера на элементах 2И-НЕ" приведена на рисунке
Ещё проще реализуется D-триггер на КМОП логических элементах. В КМОП микросхемах вместо логических элементов "И" используются обычные транзисторные ключи.
При подаче высокого уровня синхросигнала C транзистор VT1 открывается и обеспечивает передачу сигнала с входа D на инверсный выход Q через инвертор D1. Транзистор VT2 при этом закрыт и отключает второй инвертор, собранный на транзисторах VT2 и VT3. При подаче низкого потенциала на вход C включается второй инвертор, который вместе с инвертором D1 и образует триггер.