SN74LV165APWR, Регистр сдвига, семейство LV, 74LV165, Параллельный в Последовательный, 1 Элемент, 8 бит, TSSOP

PartNumber: SN74LV165APWR
Ном. номер: 8145810817
Производитель: Texas Instruments
Фото 1/3 SN74LV165APWR, Регистр сдвига, семейство LV, 74LV165, Параллельный в Последовательный, 1 Элемент, 8 бит, TSSOP
* Изображения служат только для ознакомления,
см. техническую документацию
Фото 2/3 SN74LV165APWR, Регистр сдвига, семейство LV, 74LV165, Параллельный в Последовательный, 1 Элемент, 8 бит, TSSOPФото 3/3 SN74LV165APWR, Регистр сдвига, семейство LV, 74LV165, Параллельный в Последовательный, 1 Элемент, 8 бит, TSSOP
41 руб.
Доступно на заказ 3685 шт.
Отгрузка со склада в г.Москва
2-3 недели
от 50 шт. — 33 руб.
от 100 шт. — 25 руб.
Кратность заказа 5 шт.
Цена Наличие Срок Кратность Минимум Количество
14.40 руб. 32000 шт. 3-4 недели 2000 шт. 2000 шт.
от 4000 шт. — 14.30 руб.
от 8000 шт. — 13.90 руб.
39 руб. 82 шт. 3-4 недели 1 шт. 3 шт.
от 10 шт. — 33.30 руб.
от 25 шт. — 33.10 руб.
Добавить в корзину 0 шт. на сумму 0 руб.

The SN74LV165APWR is a 8-bit parallel-load Shift Register designed for 2 to 5.5V VCC operation. When it is clocked, data is shifted toward the serial output QH. parallel-in access to each stage is provided by eight individual direct data inputs that are enabled by a low level at the shift/load (SH/LD) input. It features a clock-inhibit function and a complemented serial output, QH. clocking is accomplished by a low-to-high transition of the clock (CLK) input while SH/LD\ is held high and clock inhibit (CLK INH) is held low. The functions of CLK and CLK INH are interchangeable. Since a low CLK and a low-to-high transition of CLK INH accomplishes clocking, CLK INH should be changed to the high level only while CLK is high. parallel loading is inhibited when SH/LD\ is held high. The parallel inputs to the register are enabled while SH/LD\ is held low, independently of the levels of CLK, CLK INH or SER.

• Support mixed-mode voltage operation on all ports
• Ioff Supports partial-power-down mode operation
• Latch-up performance exceeds 250mA per JESD 17
• Green product and no Sb/Br

Полупроводники - Микросхемы\Логика\Сдвигающие Регистры

Технические параметры

Количество элементов
Минимальная Рабочая Температура
Максимальная Рабочая Температура
Максимальное Напряжение Питания
Минимальное Напряжение Питания
Количество Выводов
Тип Выхода Микросхемы
Стиль Корпуса Микросхемы Логики
Функция Сдвига Регистра
Базовый Номер / Семейство Логики
Базовый Номер Микросхемы Логики
Семейство Логической Микросхемы
Количество Бит на Элемент

Дополнительная информация

Datasheet SN74LV165APWR
ESD Control Selection Guide V1

Выберите регион, чтобы увидеть способы получения товара.