XC2S200-5PQG208i, FPGA Spartan-II Family 200K Gates 5292 Cells 263MHz 0.18um Technology 2.5V 208-Pin PQFP

Семейство программируемых вентильных матриц Spartan®-II предоставляет пользователям высокую производительность, богатые логические ресурсы и богатый набор функций — и все это по исключительно низкой цене. Семейство из шести членов предлагает плотность от 15 000 до 200 000 системных вентилей. Производительность системы поддерживается до 200 МГц. Возможности включают блочную ОЗУ (до 56 КБ), распределенную ОЗУ (до 75 264 бит), 16 выбираемых стандартов ввода-вывода и четыре библиотеки DLL. Быстрое и предсказуемое соединение означает, что последующие итерации проекта продолжают соответствовать требованиям по времени. Семейство Spartan-II является превосходной альтернативой ASIC, программируемым по маске. FPGA позволяет избежать первоначальных затрат, длительных циклов разработки и рисков, присущих обычным ASIC. Кроме того, программируемость FPGA позволяет модернизировать конструкцию в полевых условиях без необходимости замены оборудования (что невозможно для ASIC).
Особенности
• Технология замены ASIC второго поколения. Плотность до 5292 логических ячеек и до 200 000 системных вентилей. Оптимизированные функции на основе архитектуры Virtex® FPGA. Неограниченная возможность перепрограммирования. Очень низкая стоимость. Экономичный техпроцесс 0.18 микрон.
• Функции системного уровня. SelectRAM. ™ Иерархическая память: · Распределенная ОЗУ 16 бит/LUT · Настраиваемая оперативная память с битовыми блоками 4 КБ · Быстрые интерфейсы с внешней оперативной памятью - Полностью совместима с PCI - Архитектура сегментированной маршрутизации с низким энергопотреблением - Полная возможность обратного считывания для проверки/наблюдения - Выделенная логика переноса для высокой скорости арифметика - Эффективная поддержка множителей - Каскадная цепочка для широкого набора функций ввода - Множество регистров/задержек с возможностью включения, установки и сброса - Четыре специализированные библиотеки DLL для расширенного управления тактовой частотой - Четыре основные глобальные сети распределения тактовой частоты с низкой асимметрией - Логика пограничного сканирования, совместимая с IEEE 1149.1
• Универсальные устройства ввода-вывода и корпусы. Варианты корпусов, не содержащих свинец. Недорогие корпуса, доступные любой плотности. Совместимость с общими корпусами. 16 высокопроизводительных стандартов интерфейса. Горячая замена. Компактный PCI. Нулевое время ожидания упрощает системную синхронизацию. питание логики 2.5 В, а входов/выходов — 1.5 В, 2.5 В или 3.3 В.
• Полная поддержка мощной системы разработки Xilinx® ISE®. Полностью автоматическое сопоставление, размещение и маршрутизация.

Тип корпуса: QFP-208