EPM7512AEQI208-10 Микросхема ПЛИС
Изображения служат только для ознакомления,
см. техническую документацию
см. техническую документацию
78 000 руб.
от 5 шт. —
70 200 руб.
Добавить в корзину 1 шт.
на сумму 78 000 руб.
Описание
Программируемое логическое устройство
Устройства MAX 7000A (включая MAX 7000AE) — это высокопроизводительные устройства высокой плотности, основанные на архитектуре Altera MAX второго поколения. Устройства MAX 7000A на основе EEPROM, изготовленные с использованием передовой технологии КМОП, работают с напряжением питания 3.3 В и обеспечивают от 600 до 10 000 используемых вентилей, ISP, межвыводную задержку до 4.5 нс и скорость счетчика до 227.3 МГц. Устройства MAX 7000A в классах скорости -4, -5, -6, -7 и некоторых -10 совместимы с требованиями синхронизации для работы на частоте 33 МГц PCI Special Interest Group.
- Высокопроизводительные программируемые логические устройства (PLD) на базе EEPROM с напряжением 3.3 В, построенные на архитектуре Multiple Array MatriX (MAX®) второго поколения.
- Внутрисистемное программирование (ISP) 3.3 В посредством встроенного стандарта IEEE Std. Интерфейс 1149.1 Joint Test Action Group (JTAG) с расширенной возможностью блокировки контактов
– Схема внутрисистемного программирования (ISP) устройства MAX 7000AE, соответствующая стандарту IEEE Std. 1532
– Схема ISP устройств EPM7128A и EPM7256A совместима со стандартом IEEE Std. 1532
- Встроенная схема периферийного сканирования (BST), совместимая со стандартом IEEE Std. 1149.1
- Поддерживает стандартный язык тестирования и программирования JEDEC Jam (STAPL) JESD-71.
- Расширенные функции интернет-провайдера
– Улучшенный алгоритм ISP для более быстрого программирования (за исключением устройств EPM7128A и EPM7256A)
– Бит ISP_Done для обеспечения полного программирования (за исключением устройств EPM7128A и EPM7256A)
– Подтягивающий резистор на контактах ввода-вывода во время внутрисистемного программирования.
- Совместимость по выводам с популярными устройствами 5.0 В MAX 7000S.
- PLD высокой плотности с числом используемых вентилей от 600 до 10 000.
- Расширенный диапазон температур. Интерфейс ввода-вывода MultiVolt™ позволяет ядру устройства работать при напряжении 3.3 В, а контакты ввода-вывода совместимы с логическими уровнями 5.0 В, 3.3 В и 2.5 В.
- Число контактов варьируется от 44 до 256 в различных тонких четырехплоских корпусах (TQFP), пластиковых четырехплоских корпусах (PQFP), шариковых решетках (BGA), компактных корпусах FineLine BGATM и пластиковых держателях микросхем с J-выводами (PLCC). пакеты
- Поддержка горячего подключения в устройствах MAX 7000AE.
- Непрерывная структура маршрутизации программируемой матрицы межсоединений (PIA) для обеспечения быстрой и предсказуемой производительности.
- Удобная для шины архитектура, включая программируемое управление скоростью нарастания напряжения
- Вариант выхода с открытым стоком
- Программируемые регистры макроячейок с индивидуальными элементами управления очисткой, предустановкой, синхронизацией и включением тактирования.
- Программируемые состояния включения регистров макроячеек в устройствах MAX 7000AE.
- Программируемый режим энергосбережения для снижения мощности на 50 % и более в каждой макроячейке.
- Настраиваемое расширение распределения терминов продуктов, позволяющее использовать до 32 терминов продуктов на макроячейку.
- Программируемый бит безопасности для защиты патентованных разработок.
- 6–10-контактные или логические выходные сигналы включения.
- Два глобальных тактовых сигнала с дополнительной инверсией.
- Расширенные ресурсы межсоединений для улучшения маршрутизации.
- Быстрое время настройки ввода, обеспечиваемое выделенным путем от контакта ввода-вывода к регистрам макроячейки.
- Программируемое управление скоростью нарастания выходного сигнала.
- Программируемые контакты заземления
- Поддержка проектирования программного обеспечения и автоматическое размещение и маршрутизация, обеспечиваемые системами разработки Altera для ПК под управлением Windows, станций Sun SPARC и рабочих станций HP 9000 Series 700/800.
- Дополнительная поддержка ввода проекта и моделирования, обеспечиваемая файлами списков соединений EDIF 2 0 0 и 3 0 0, библиотекой параметризованных модулей (LPM), Verilog HDL, VHDL и другими интерфейсами к популярным инструментам EDA от таких производителей, как Cadence, Exemplar Logic, Mentor. Графика, OrCAD, Synopsys, Synplicity и VeriBest.
- Поддержка программирования с помощью главного блока программирования Altera (MPU), кабеля связи MasterBlasterTM последовательной/универсальной последовательной шины (USB), кабеля загрузки параллельного порта ByteBlasterMVTM и последовательной загрузки BitBlasterTM, а также аппаратного обеспечения для программирования от сторонних производителей и любого JamTM STAPL. Файл (.jam), файл байт-кода Jam (.jbc) или файл последовательного векторного формата (.svf) внутрисхемный тестер
Устройства MAX 7000A (включая MAX 7000AE) — это высокопроизводительные устройства высокой плотности, основанные на архитектуре Altera MAX второго поколения. Устройства MAX 7000A на основе EEPROM, изготовленные с использованием передовой технологии КМОП, работают с напряжением питания 3.3 В и обеспечивают от 600 до 10 000 используемых вентилей, ISP, межвыводную задержку до 4.5 нс и скорость счетчика до 227.3 МГц. Устройства MAX 7000A в классах скорости -4, -5, -6, -7 и некоторых -10 совместимы с требованиями синхронизации для работы на частоте 33 МГц PCI Special Interest Group.
- Высокопроизводительные программируемые логические устройства (PLD) на базе EEPROM с напряжением 3.3 В, построенные на архитектуре Multiple Array MatriX (MAX®) второго поколения.
- Внутрисистемное программирование (ISP) 3.3 В посредством встроенного стандарта IEEE Std. Интерфейс 1149.1 Joint Test Action Group (JTAG) с расширенной возможностью блокировки контактов
– Схема внутрисистемного программирования (ISP) устройства MAX 7000AE, соответствующая стандарту IEEE Std. 1532
– Схема ISP устройств EPM7128A и EPM7256A совместима со стандартом IEEE Std. 1532
- Встроенная схема периферийного сканирования (BST), совместимая со стандартом IEEE Std. 1149.1
- Поддерживает стандартный язык тестирования и программирования JEDEC Jam (STAPL) JESD-71.
- Расширенные функции интернет-провайдера
– Улучшенный алгоритм ISP для более быстрого программирования (за исключением устройств EPM7128A и EPM7256A)
– Бит ISP_Done для обеспечения полного программирования (за исключением устройств EPM7128A и EPM7256A)
– Подтягивающий резистор на контактах ввода-вывода во время внутрисистемного программирования.
- Совместимость по выводам с популярными устройствами 5.0 В MAX 7000S.
- PLD высокой плотности с числом используемых вентилей от 600 до 10 000.
- Расширенный диапазон температур. Интерфейс ввода-вывода MultiVolt™ позволяет ядру устройства работать при напряжении 3.3 В, а контакты ввода-вывода совместимы с логическими уровнями 5.0 В, 3.3 В и 2.5 В.
- Число контактов варьируется от 44 до 256 в различных тонких четырехплоских корпусах (TQFP), пластиковых четырехплоских корпусах (PQFP), шариковых решетках (BGA), компактных корпусах FineLine BGATM и пластиковых держателях микросхем с J-выводами (PLCC). пакеты
- Поддержка горячего подключения в устройствах MAX 7000AE.
- Непрерывная структура маршрутизации программируемой матрицы межсоединений (PIA) для обеспечения быстрой и предсказуемой производительности.
- Удобная для шины архитектура, включая программируемое управление скоростью нарастания напряжения
- Вариант выхода с открытым стоком
- Программируемые регистры макроячейок с индивидуальными элементами управления очисткой, предустановкой, синхронизацией и включением тактирования.
- Программируемые состояния включения регистров макроячеек в устройствах MAX 7000AE.
- Программируемый режим энергосбережения для снижения мощности на 50 % и более в каждой макроячейке.
- Настраиваемое расширение распределения терминов продуктов, позволяющее использовать до 32 терминов продуктов на макроячейку.
- Программируемый бит безопасности для защиты патентованных разработок.
- 6–10-контактные или логические выходные сигналы включения.
- Два глобальных тактовых сигнала с дополнительной инверсией.
- Расширенные ресурсы межсоединений для улучшения маршрутизации.
- Быстрое время настройки ввода, обеспечиваемое выделенным путем от контакта ввода-вывода к регистрам макроячейки.
- Программируемое управление скоростью нарастания выходного сигнала.
- Программируемые контакты заземления
- Поддержка проектирования программного обеспечения и автоматическое размещение и маршрутизация, обеспечиваемые системами разработки Altera для ПК под управлением Windows, станций Sun SPARC и рабочих станций HP 9000 Series 700/800.
- Дополнительная поддержка ввода проекта и моделирования, обеспечиваемая файлами списков соединений EDIF 2 0 0 и 3 0 0, библиотекой параметризованных модулей (LPM), Verilog HDL, VHDL и другими интерфейсами к популярным инструментам EDA от таких производителей, как Cadence, Exemplar Logic, Mentor. Графика, OrCAD, Synopsys, Synplicity и VeriBest.
- Поддержка программирования с помощью главного блока программирования Altera (MPU), кабеля связи MasterBlasterTM последовательной/универсальной последовательной шины (USB), кабеля загрузки параллельного порта ByteBlasterMVTM и последовательной загрузки BitBlasterTM, а также аппаратного обеспечения для программирования от сторонних производителей и любого JamTM STAPL. Файл (.jam), файл байт-кода Jam (.jbc) или файл последовательного векторного формата (.svf) внутрисхемный тестер
Технические параметры
Automotive | No |
Data Gate | No |
Device System Gates | 10000 |
ECCN (US) | 3A991 |
EU RoHS | Not Compliant |
Family Name | MAX® 7000A |
I/O Voltage (V) | 2.5|3.3 |
Individual Output Enable Control | No |
In-System Programmability | Yes |
Lead Shape | Gull-wing |
Maximum Clock to Output Delay (ns) | 6.3 |
Maximum Internal Frequency (MHz) | 125 |
Maximum Number of User I/Os | 176 |
Maximum Operating Supply Voltage (V) | 3.6 |
Maximum Operating Temperature (°C) | 85 |
Maximum Propagation Delay Time (ns) | 10 |
Minimum Operating Supply Voltage (V) | 3 |
Minimum Operating Temperature (°C) | -40 |
Mounting | Surface Mount |
Number of Global Clocks | 2 |
Number of Logic Blocks/Elements | 32 |
Number of Macro Cells | 512 |
Packaging | Tray |
Part Status | Obsolete |
PCB changed | 208 |
Pin Count | 208 |
PPAP | No |
Product Terms | 32 |
Program Memory Type | EEPROM |
Programmability | Yes |
Reprogrammability Support | Yes |
Speed Grade | 10 |
Standard Package Name | QFP |
Supplier Package | PQFP |
Supplier Temperature Grade | Industrial |
Tolerant Configuration Interface Voltage (V) | 2.5|3.3|5 |
Tradename | MAX |
Typical Operating Supply Voltage (V) | 3.3 |
Вес, г | 2 |
Техническая документация
Datasheet
pdf, 708 КБ
Дополнительная информация
Калькуляторы группы «Микросхемы программируемой логики»
Типы корпусов импортных микросхем