XC2C128-7VQ100C Микросхема ПЛИС

Устройство CoolRunner-II на 128 макроэлементов предназначено как для высокопроизводительных, так и для маломощных приложений. Это обеспечивает экономию энергии для высококачественного коммуникационного оборудования и высокую скорость для устройств с батарейным питанием. Благодаря низкому энергопотреблению в режиме ожидания и динамической работе повышается общая надежность системы. Это устройство состоит из восьми функциональных блоков, соединенных между собой маломощной усовершенствованной матрицей межсоединений (AIM). AIM подает 40 истинных и дополнительных входных данных в каждый функциональный блок. Функциональные блоки состоят из PLA размером 40 на 56 PLA и 16 макроячеек, которые содержат множество битов конфигурации, которые позволяют использовать комбинационные или зарегистрированные режимы работы. Кроме того, эти регистры можно глобально сбросить или предварительно настроить и настроить как D- или T-триггер или как D-триггер. Существует также несколько тактовых сигналов, как глобальных, так и локальных типов терминов продукта, настроенных для каждой макроячейки. Конфигурации выходных контактов включают ограничение скорости нарастания, удержание шины, подтягивание, открытый сток и программируемые заземления. Вход триггера Шмитта доступен для каждого входного контакта. Помимо хранения выходных состояний макроячейки, регистры макроячейки могут быть сконфигурированы как регистры прямого ввода для хранения сигналов непосредственно с входных контактов. Тактирование доступно на глобальном уровне или на основе функционального блока. Три глобальных тактовых сигнала доступны для всех функциональных блоков в качестве источника синхронных часов. Регистры макроячеек можно индивидуально настроить для включения питания в нулевое или односостояние. Также доступна глобальная линия управления установкой/сбросом для асинхронной установки или сброса выбранных регистров во время работы. Дополнительные локальные тактовые сигналы, сигналы разрешения синхронной синхронизации, асинхронной установки/сброса и разрешения вывода могут быть сформированы с использованием терминов продукта для каждой макроячейки или функционального блока. Функция триггера DualEDGE также доступна для каждой макроячейки. Эта функция обеспечивает высокопроизводительную синхронную работу на основе более низкой тактовой частоты, что помогает снизить общее энергопотребление устройства. Также была включена схема для разделения одной глобальной тактовой частоты с внешним питанием (GCK2) на восемь различных вариантов. Это дает разделение на четные и нечетные тактовые частоты. Использование деления тактовой частоты (деление на 2) и триггера DualEDGE дает результирующую функцию CoolCLOCK. DataGATE — это метод выборочного отключения входов CPLD, которые не представляют интереса в определенные моменты времени.

Особенности
- Оптимизирован для систем с напряжением 1.8 В. Задержка между выводами составляет всего 5.7 нс. Ток покоя всего 13 мкА.
- Лучший в отрасли КМОП CPLD 0.18 мкм. Оптимизированная архитектура для эффективного логического синтеза. от 1.5 В до 3.3 В
- Доступно в нескольких вариантах корпуса: 100-контактный VQFP с 80 пользовательскими входами-выходами- 144-контактный TQFP с 100 пользовательскими входами-выходами- 132-контактный CP (0.5 мм) BGA с 100 пользовательскими входами-выходами- Отсутствие свинца доступно для всех корпусов.
- Расширенные системные функции. Самое быстрое системное программирование. ISP 1.8 В с использованием интерфейса IEEE 1532 (JTAG). Тест сканирования границ IEEE1149.1 JTAG. Дополнительный вход триггера Шмитта (на каждый контакт). Непревзойденное управление низким энергопотреблением. · Управление сигналом включения DataGATE (DGE) - Два отдельных банка ввода-вывода - Генерация терминов продукта RealDigital 100% CMOS - Гибкие режимы тактирования · Дополнительные триггерные регистры DualEDGE · Делитель тактовой частоты (деление на 2.4, 6.8, 10.12, 14.16) · CoolCLOCK — параметры глобального сигнала с управлением макроячейкой · Несколько глобальных часов с выбором фазы для каждой макроячейки · Включение нескольких глобальных выходов · Глобальная установка/сброс – Расширенная безопасность конструкции – Опция выхода с открытым стоком для проводного ИЛИ и управления светодиодами – Архитектура PLA · Превосходное сохранение выводов · 100% возможность маршрутизации продукта между функциональными блоками - Опциональное удержание шины, 3-х состояний или слабое подтягивание на выбранных контактах ввода-вывода - Дополнительные настраиваемые заземления на неиспользуемых входах-выходах - Смешанные напряжения ввода-вывода совместимость с логическими уровнями 1.5 В, 1.8 В, 2.5 В и 3.3 В. · Совместимость входов/выходов SSTL2-1, SSTL3-1 и HSTL-1. Возможность горячей замены. Описание архитектуры см. в техническом описании семейства CoolRunner™-II.